白起网络

继续DAC实验板的调试，今天终于有点时间，赶紧转到这个项目来。1.DAC没有输出，先检查下输入的时钟，波形是个三角波，频率到是对的，愣了半天想起来没加输入端的电阻，因为飞线呢不好焊所以在程序里做管脚约束加了100的匹配电阻，2.FPGA就这点好，管脚分配灵活，布线啦，补救措施做的好。

我认为这个问题应该是IO口电平不匹配导致的。FPGA，CPLD（你这块应该是CPLD），电压或功率应该分为两个部分：第一个是核心电压，核心电压是FPGA内部工作时的电压，也就是你用语句生成的电路。一般这个电压比较低。1.2V1.8V不等第二个是IO口的电平，这个电平是通过对应Bank上面的Vcc输入的。Bank是一组IO口的集合。

这个bank可以输出你输入的任意电平，比如TTL电平。Cmos电平。甚至是你制定的电平（只要你对应的电压芯片支持，FPGA可以输出任意电平。）那么问题来了。点LED的芯片应该是Cmos的电平。2.5V，数码管的可能是TTL电平3.3V。那么就会导致数码管点不亮。

一一回答，从简单到复杂。首先说IOstandard:这个是用于支持对应不同的电平标准。FPGAIO口的电压由IObank上的VCC引入。一个bank上引入3.3VTTL电平，那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和currentstrength一起计算功率。第二个是用于在IO口上加载正确的上拉/下拉电阻。

第二是IOBank:你在quartuspinplanner的topview下右键然后点击showIObanks，这个时候就会看到FPGA的管脚被几种颜色划分开了。一种颜色下的IO口代表一组bank，你在吧管脚的location约束完成以后。IOBank会自动填充完毕的，第三是Group:Group就是你所输出的信号的名字啦。

管脚 fpga 电压