白起网络

上拉电阻,上拉电阻与下拉电阻的作用分别是什么?硬件工程师知识点3--上拉电阻与下拉电阻原理概括地说，上拉电阻是将不确定的信号通过一个电阻钳在高电平，同时起限流作用，下拉是将不确定的信号通过一个电阻钳在低电平，同时起限流作用。上拉电阻将电平拉到高电位，下拉电阻的原理是什么。

具体你得看数字电子技术，一般从集电极输出，拉电流是指输出三极管截止，负载获得的电流（即流过集电极电阻的电流）。灌电流是输出三极管导通（输出低电平），外部电流流进三极管的电流。上拉电阻将电平拉到高电位。对电路中的某一检测点来说，把这一点与高电位之间连接一电阻而使这一点的通常电位处于高电平，这个电阻就叫上拉电阻，反之就叫下拉电阻。

bg7aew更通俗易懂。有的IO口可以使用软件内部上拉。如果不能内部上拉，就外部加电阻上拉。如果没有上拉电阻，当IO口输出高电平的时候，其实是虚高，等于不是低电平。加了上拉电阻，才可以是高电平。单片机输出低电平的时候，驱动能力尚可，而输出高电平的时候，就没有输出电流的能力。特别是P0口，其内部根本就没有上拉电阻，所以P0口根本就没有高电平输出电流的能力。

一、上拉电阻的作用：在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗，提供泄荷通路。芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力；提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。二、下拉电阻的作用：提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。

一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似于一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上拉电阻，也就是说，该端口正常时为高电平；

在数字电路中，只有二种状态，要么是高电平，要么是低电平，在通电初期，这些输出状态是不确定的，为了使电路确定状态，必需使用上拉电阻或下拉电阻，使一个原来不确定电平变高的叫上拉电阻，否则就是下拉电阻，上拉电阻就是从电源上接一只电阻到这个状态口上就可以了，（就是把高的电压加到这个点上去，这个点的电位就高了）下拉电阻的接法，从这个状态口接一只电阻到负极（或数字接地），因电路形式与类别不同，当输入端有信号，这种变化会反应到输出口，从输出口得到了一个状态，本来应该完成任务了，但这会儿输入口已没信号了，可输出端还是这个状态（这个人习惯不好，开门后总是不关门，加一只弹簧，（电阻）让它自己关门，）这时候也要用到上下拉电阻，这里有复位的作用。

概括地说，上拉电阻是将不确定的信号通过一个电阻钳在高电平，同时起限流作用，下拉是将不确定的信号通过一个电阻钳在低电平，同时起限流作用。上拉是对器件注入电流，下拉是输出电流。作用总结：1.钳位对应幅值的逻辑电平，如芯片引脚对应识别电平为3.3V或者1.8V，上拉/下拉电阻提供3.3V/1.8V的逻辑信号供芯片识别逻辑“1”和“0”。

电路TTL输入高电平>2.0V，输入低电平<0.8V，CMOS输入高电平VCC，低电平GND，当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。3.加大输出引脚的驱动能力，如走线太长，电压从输出端至输入端在输入端已降低至高电平识别的最低值，上拉与VCC相同的电压源；I2C总线负载电容较大，影响I2C时序和SI，根据实际情况减小驱动电阻。

`加装上拉电阻或下拉电阻就是从电源V 或V端到集成电路器件输出端加装一个电阻，具体操作很简单，就是直接在器件的输出脚到电源V 或V端焊接一个电阻即可。1、上拉电阻对器件注入电流，常见的加装目的有两个：（1）提高输出电平，如TTL输出驱动COM的电平匹配，这是非常必要的。（2）加大输出驱动能力，但对于非OC或OD输出型电路其作用是有限的，如果用于驱动类似LED不加上拉或下拉电阻也是可以的，应该从负载限流电阻等方面考虑解决，如果负载比较重，应该加装输出缓冲或功率驱动电路。

上拉 电阻 下拉电 原理