白起网络

Vivado2019解决RTL仿真报错unsupportedmemoryaccessonvariable****whichis(orcontains)anarraywithunknownsizeatcompileti最近在做一个机器视觉的FPGA项目的时候，在使用VivadoHLS2019创建算法IP核的时候c语言仿真已经通过，但是在进行综合的时候报错unsupportedmemoryaccessonvariable****whichis(orcontains)anarraywithunknownsizeatcompileti根据赛灵思的建议把对应的函数参数变量，优化设置为#pragmaHLSINTERFACEap_busport=再次综合，成功分享给大家，遇到类似问题，可以照此办理。

设计DDS的核心就是调用IPROM，vivado调用ROM的方法和ISE相类似，都是加载.coe文件，我这里特地做笔记，以防忘记。这是DDS的原理图，DDS并没有像它的名字一样说的那么玄乎，它的核心便是控制频率的fword字输入，和相位字pword输入，最后调用IP核查找表即可，代码也十分简单，下面给出DDSdesign代码。

vivado安装如下：首先下载vivadowebpackinstaller,目前最新版本为2019.1。开始安装，可以选择VIvadoHLWebpack版本点击next继续安装。接下来的一步可以使用默认选项继续安装，但是这样占用的存储空间比较大。也可以使用如用所示的最小安装方式。接下来就是比较漫长的安装过程了。你可以先做其他事情，等会再来瞅一下。

一个典型的设计流程包括创建model，创建用户约束文件，创建Vivado项目，导入已创建的model，编译约束文件，选择性调试运行时的行为仿真，综合你的design，实现design，生成bitstream文件，最后将bitstream文件下载到硬件中，并确认硬件能否正确的实现功能。读者即将学习的设计流程将基于Artix7芯片的Basys3基板和Nexys4DDR基板。

对于电子工程师来说，很多电路设计仿真软件都是特别大的，安装下来一般都是上G，甚至几十G，而且win7的兼容性也是最好的，不愿意升级win10是因为麻烦，而且没有必要，对于很多的设计软件来说win10还没有完全兼容，而且还不停自动更新，时间很珍贵的，谁愿意浪费大把时间搞什么兼容性问题，而不是codeordesign。所以EE一般会把Wndows自动更新关闭。