verilogreg赋值问题?reg和wire的区别wire是连线，reg是寄存器wire与reg的区别?verilog变量怎么赋初值不知道你是要做验证还是设计，如果是验证的话，不要求可综合，可以简单写成：alwa
阅读全文
